DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

03469141 \*\*Image available\*\*

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.: 03-132041 [JP 3132041 A]

PUBLISHED: June 05, 1991 (19910605)

INVENTOR(s): SUMI HIROBUMI

NOGUCHI TAKASHI TAJIMA KAZUHIRO

APPLICANT(s): SONY CORP [000218] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

01-270775 [JP 89270775]

FILED:

October 18, 1989 (19891018)

INTL CLASS:

[5] H01L-021/336; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 1106, Vol. 15, No. 343, Pg. 86,

August 30, 1991 (19910830)

#### **ABSTRACT**

PURPOSE: To lower the resistance of a MOSFET and to eliminate the damages and crystal defects in source and drain regions so as to reduce leakage currents by making a gate electrode by the use of Al.

CONSTITUTION: A silicon layer of a film is made on a substrate 1, and a gate film 3 is grown on the layer 2 by thermal oxidation, and a gate electrode layer 4 consisting of Al or Al alloy is made to cover the whole face of the film 3. A resist film is applied on the layer 4, and with this as a mask the layer 4 and the film 3 are etched to form a gate electrode 4a. After removal of the resist film, with the electrode 4a as a mask, ion implantation is done to form source and drain regions 5 in a self alignment manner. Annealing is done by excimer laser irradiation so as to selectively activate the region 5. Since the region is made within the layer 2, the deterioration of the electrode 4a is prevented, and the damage of the layer 2 is restored favorably.

DIALOG(R)File 352:DERWENT WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

008706821 \*\*Image available\*\*

WPI Acc No: 1991-210842/199129

XRAM Acc No: C91-091460 XRPX Acc No: N91-160750

Mfg. thin film MOS transistor operating at high speed - includes activating source and drain area formed in thin film semiconductor layer

using excimer laser NoAbstract Dwg 1/4

Patent Assignee: SONY CORP (SONY )

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

<u>JP 3132041</u> A 19910605 JP 89270775 A 19891018 199129 B

Priority Applications (No Type Date): JP 89270775 A 19891018

Title Terms: MANUFACTURE; THIN; FILM; MOS; TRANSISTOR; OPERATE; HIGH; SPEED; ACTIVATE; SOURCE; DRAIN; AREA; FORMING; THIN; FILM;

SEMICONDUCTOR; LAYER; EXCIMER; LASER; NOABSTRACT

Derwent Class: L03; U11; U12

International Patent Class (Additional): H01L-021/33; H01L-029/78

File Segment: CPI; EPI

## 19日本国特許庁(JP)

10 特許出願公願

# 母 公 開 特 許 公 報 (A) 平3-132041

fint.Cl. 5

識別記号

广内整理番号

❸公開 平成3年(1991)6月5日

H 01 L 21/336 29/784

> 9056-5F H 01 L 29/78 3 1 I P 審査請求 未請求 請求項の数 2 (全8頁)

**砂発明の名称** 半導体装置の製造方法

②特 頭 平1-270775

②出 願 平1(1989)10月18日

⑫発 明 者 角 博 文 東京都品川区北品川 6 丁目 7 番35号 ソニー株式会社内 ⑫発 明 者 野 ロ 隆 東京都品川区北品川 6 丁目 7 番35号 ソニー株式会社内 ⑫発 明 者 田 島 和 浩 東京都品川区北品川 6 丁目 7 番35号 ソニー株式会社内 ⑪出 顕 人 ソニー株式会社 東京都品川区北品川 6 丁目 7 番35号 ソニー株式会社内

の出 願 人 ソニー株式会社 東京都品川区北品川6丁目7番35号 の代理人 弁理士 小池 晃 外2名

明福書

1. 発明の名称

半導体装置の製造方法

- 2. 特許請求の範囲
- (1) 薄膜半導体階上にゲート酸化膜を介してA & 又はA & 合金からなるゲート電極を形成する工程 と、

胸記ゲート電腦をマスクとするイオン性人により胸記確認半導体層にソース・ドレイン領域を形成する工程と、

エキシマレーデー服材により商品ソース・ドレイン領域の活性化を行う工程を有することを停頭 とする半導体装置の製造方法。

(2) 少なくとも表面が絶縁物からなる落板上にA & 又はA & 合金からなるゲート電腦を形成する工程と、

前記ゲート電信を絶縁着で平坦に遭め込む工程 と、 全面にゲート酸化酸を介して運動半導体層を形成する工程と、

前記課獎半導体層に選択的にイオン往入を行ってソース・ドレイン領域を形成する工程と、

エキシマレーザー 照射により前記ソース・ドレイン領域の語性化を行う工程を有することを特徴とする半導体装置の製造方法。

#### 3. 発明の詳細な説明

#### 〔産業上の利用分野〕

本発明は、特にA & 又はA & 合金からなるゲート電極を有する譲渡M O S トランジスタに適用して有効な半導体装置の製造方法に関するものである。

#### (・発明の概要)

本免明は、課題MOSトランジスタにおいて、 課題半導体選上にゲート酸化設を介して形成されるゲート電極を低低度のA&又はA&合金を用い て形成し、且つ前記課題半導体層に自己整合的に 形成されるソース・ドレイン領域の活性化をエキシマレーザーを用いて行うことにより、ゲート電低及び下地へのダメージを発生させずに高速動作可能な保護MOSトランジスタを提供しようとするものである。

また、本発明は、AL又はAL合金からなるゲート電極が埋め込まれた地縁度上にゲート酸化酸を介して形成される確康半週体層に選択的にソース・ドレイン領域が形成された御膜MOSトランジスタにおいて、エキシマレーザーを用いて前記ソース・ドレイン領域の活性化を行うことにより、前記ソース・ドレイン領域の全域を均一に加熱してダメージ或いは結晶大陥を著しく改善し、リーク電波の低減化を図るものである。

#### 〔従来の技術〕

一般にMOSトランジスタにおいては、半導体 藩上にゲート地縁数を介してゲート電振が形成される。そして、このゲート電振をマスクとするイ オン往人により半週体層中にソース・ドレイン領

ランジスタにおけるリーク電波の低減化が一層重 要な課題となっている。一般的なMOSトランジ スタの構造では、リーク電波発生の原因として、 (i)電極配線形成工程等において、無影薬率の 差等によって基板にストレスがかかり結晶欠陥が 生じること、(fi)ソース・ドレイン領域を形成 するためのイオン注入で生じたダメージ層が熟趣 理を行っても回復せずに残存すること等が考えら れる。(j)に関しては、例えばLDD(ライト リィ・ドープド・ドレイン)構造トランジスタに おいて、高温度のソース・ドレイン領域を形成す るためにゲート電極の側壁部に形成されたサイド ウォールの海部から基版の認識に向かって結晶欠 船が生じていることが実際に確認されている。ま た、(ii)は、従来よりイオン注入後の悠処理と して広く行われている赤外線アニールが充分な箱 品欠陥の面復効果を持たないことに起因している。 西復効果の点からすれば、赤外細アニールよりも ファーネスアニールの方が優れているが、ファー ネスアニールでは、不能物が拡散されて複合深さ

嬢が形成される。この時、ソース・ドレイン領域がダメージをうけるので、イオン注入後、アニールを行ってソース・ドレイン領域の活性化が行われている。そこで、ゲート電極にはこのような態処理工程で耐性を有することが要求される。このような理由から、従来、ゲート電極にはポリシリコン層が広く使用されている。

ところが、このようにゲート電低がポリシリコン選とされるMOSトランジスタでは、ポリシリコン選の電気抵抗が100μΩ・cm程度と高いため、特に液晶パネルやサーマルヘッド等の大型の駆動用マトリクス、収いはメモリ素子等を有する半率体装置に適用された場合にゲート配線連延が顕著となり、高速で駆動させることが困難であるという問題が生じる。

そこで、ゲート電振の材料として、アルミニウム等を用いた技術が知られている(例えば、特別配55-102271号公根や特別取58-2073号公報等参照。)。

一方、メモリ第子の高集積化に伴い、MOSト

が増大するという欠点があり、近年の高速化・高 集積化の要求に対応できない。

これに対し、上述の特別昭55―102271 引公程や特別昭58―2073号公報では、ベルスレーザー光照射により超高温、超短時間処理が 行われている。

#### (発明が解決しようとする課題)

ところが、特別図55—102271号公領のように、AL又はAL合金からなるゲート電極をマスクとしてイオン注入を行ってバルク型の半導体基板の表層部にソース・ドレイン領域が形成される構造では、ゲート電極が溶融しない程度のエオルギーではQ.1~Q.2 mmの接合深さを有するソース・ドレイン領域を充分に活性化させることは不可能である。また、無が基板側に免散しやすい。造であるため、ソース・ドレイン領域を活性化させるために必要なエネルギーを与えると、ゲート電極が溶散してしまう。

また、特別昭 5 8 — 2 0 7 3 号公復では、Si

譲襲上にAL又はAL合金からなるゲート電極を 形成した譲襲トランジスタにおいて、被長がLO 6 g m であるパルスレーザー(YAGレーザー) を用いてソース・ドレイン領域の活性化が行われ ているが、Si 譲談に対するレーザー差の吸収効 率が感く、ゲート電極が溶離しない条件を見出す のが困難である。

そこで、本知明は、上述の従来の実情に魅みて 提案されるものであって、MOSトランジスタの 低低抗化が図られ、高速動作が実現されるもので あり、更に、ソース・ドレイン領域のダメージや 結晶欠陥が著しく改善され、リーク電流の低減化 が図られるものである。

## 〔課題を解決するための手段〕

本発明の半導体装置の製造方法は上述の目的を 連成するために提案されたものである。

本発明において、ゲート電板はAL又はAL合金により形成される。AL又はAL合金は低電気低抗(2.7 μΩ・cm程度)であるため、ゲート配線遅延が抑えられ、MOSトランジスタの高速動作が可能とされる。

本発明の第1の発明では、このゲート電極は高 酸半導体層上にゲート酸化度を介して影成される。 上記がクートでは、上記ゲートで展をマス領域とは、上記がクートでは、上記がクートではなった。 が自己整合イギンはり、更に、解射にイギンはがついた。 が自己をおれ、更に、解射にインのでは、 では、カース・ドレッションがでは、 が自己をおれ、更に、解射にインのでは、 では、カース・ドレックのでは、 では、カース・ドレックのでは、 では、カース・ドレックのでは、 でいるので、でいるが、 でいるので、でいるが、 でいるので、でいるでは、 でいるので、でいるでは、 でいるので、でいるでは、 でいるので、でいるでは、 でいるので、でいるでは、 でいるので、でいるでは、 でいるので、でいるでは、 でいるので、でいるでは、 でいるので、でいるでは、 でいるので、ことでは、 とどのでは、 にどいているに、 でいるので、ことでは、 にがいるので、 にが 程と、前記ゲート電極をマスクとするイオン性入 により前記強震半導体層にソース・ドレイン領域 を形成する工程と、エキシマレーザー照射により 前記ソース・ドレイン領域の活性化を行う工程を 有することを特徴とする。

更に、本発明の第2の発明に係る半導体整置の 型立方法は、少なくとも表面が絶縁物からなる形 板上にAL又はAL合金からなるがート電極を抱 成する工程と、因記ゲート酸化膜を介して 度め込む工程と、全面にゲート酸化膜を介して 膜や悪体を形成する工程と、前記課度半導に に選択的にイオン往入を行ってソース・ドレイン 類域を形成する工程と、エキシマレーザー解 より前記ソース・ドレイン領域の活性化を行う工 程を有することを特徴とする。

なお、エキシマレーザーのガスとしては、ArF やXeC 2等の不活性ガスのハロゲン化物が使用 可能である。

(作用)

め、ゲート電腦を溶融させる底れがない。

一方、本発明の第2の発明では、上述のように ソース・ドレイン複域がゲート電悟をマスクとし て自己整合的に形成されるのではなく、ゲート電 価が遅め込まれた絶縁層の上部の薄膜半導体層に 形成される。この場合、活性化アニールに際して は、薄膜半導体層全体にエキシマレーザーが照射 されるので、ゲート電優による陰が発生せず、理 迅的にダメージが同復される。

#### (事務例)

本発明の好選な実施例を図面を参照しながら説明する。

#### 第1の実施例

本文施例は、本発明 第1の発明を通用し、A2 又はA2合金からなるゲート電価を有する消膜 n MOSトランジスタを製造した例である。

先ず、第1図(a) に示すように、石英等からなる基版1上に課題のシリコン度2が形成される。

このシリコン層2の膜厚は500人程度である。 このシリコン層2の上に絶験化を行ってゲート酸 化反3が成長される。このゲート酸化膜の膜厚は 200人程度である。

ゲート酸化膜3上にAL又はAL合金からなる
ゲート電極層4を全面に被者形成する。その後、
このゲート電極層4上にレジスト膜を堕布し、ゲート電極4aを形成するためのマスクパターンを
用いてレジスト膜を群光、現像する。このレジスト膜をマスクとしてゲート電極層4及びゲート酸
化膜3をエッチングする。その結果、第1図(b)
に示すように、ゲート電極4aが形成される。ALの電気低減値は27μΩ・cm程度と低いため、
ゲート配線遅延が抑えられ、αMOSトランジスクの高速動作が可能とされる。

レジスト競をアッシング除去した後、第1図(c) に示すように、ゲート電振4 a をマスクとして用いて例えばA s \* 等のイオン注入を行い、シリコン層2中にソース・ドレイン領域5が自己整合的に形成される。この時のドープ量は5×10 1 \*\*/ cm\* 程度とされることが好ましい。ゲート電価 4 a の下部のシリコン第 2 にはM O S トランジスタ のチャネルが形成される。

そして、エキシマレーザ風射によりアニール処 理を行い、ソース・ドレイン領域5を選択的に活 性化する。この時、ソース・ドレイン領域5世書 **熱漁菜の高い薄膜のシリコン暦 2 中に形成される** ので、数10~50ナノ砂幅のレーザーパルス1 個分の低エネルギー(約0.2 m J/cm²)でも充 分に活性化することが可能である。また、AL又 はAL合金はエキシマレーザーを反射するため、 ゲート電猫4aが溶膜する皮れがない。従って、 ゲート電揺4aの劣化が防止され、シリコン層 2 のダメージが良好に関復される。更に、本実施例 のような薄膜 n MOSトランジスタが層間地縁膜 を介して下地トランジスタの上に三次元的に配置 されている場合にも、ソース・ドレイン領域5の 話性化アニールが、下地トランジスタに思影響を 与えることはない。

## 第2の実施例

本実施例は、本発明の第2の発明を適用し、A & 又はA & 合金からなるゲート電極の上層のシリコ ン層にソース・ドレイン領域が形成される薄膜 n M O S トランジスタを製造した例である。

先ず、第2回(a) に示すように、シリコン基板 11上に要厚の厚いシリコン酸化膜12を形成する。このシリコン酸化膜12の膜厚は100分 以上とされる。

このシリコン酸化限12上の全面にAを又はA を含金からなる金属層を形成した後、パターニングを行って、第2個(b) に示すように、ゲート電 個13が形成される。なお、本実施例の場合は、 第1の実施例と異なりゲート電価13を必ずしも Aを又はAを含金により形成する必要はなく、ボリンリコン層等で形成してもよい。

続いて、第2図(c) に示すように、ゲート電極 13を関って全体にシリコン酸化膜14が形成される。この時、シリコン酸化膜12上のシリコン 酸化膜14の膜準は少なくともゲート電極13の 膜厚以上とされることが好ましい。次いで、シリコン酸化膜14上にSOG(スピン・オン・グラス)磨15を形成する。

そして、第2図(d) に示すように、シリコン酸化膜14とSOC層15のエッチレートが等しくされる条件により全面エッチパックを行って平坦化を行う。このエッチングは、シリコン酸化膜14が十分に厚く形成されていれば、ゲート電優13が最初に露出した時点をもって特点とすることができる。このエッチングにより、ゲート電優13がシリコン酸化膜14で平坦に環め込まれる。

このように平坦化された全面には、第2図(e) に示すように、CVD等によってゲート酸化酸 I 6 が形成される。ゲート酸化酸 I 6 の膜厚は I 0 0 ~ 2 0 0 人程度である。このゲート酸化酸 I 6 上に環膜のシリコン層 I 7 が形成される。このシリコン層 I 7 の酸厚は 5 0 0 人程度である。

続いて、第2回(f) に示すように、ゲート電視 13の上部のシリコン層17上にレジスト膜18 が形成される。このレジスト膜18をマスクとし て例えばA s 等のイオン注入を行って、シリコン 暦 l 7 中にソース・ドレイン領域 l 9 を退択的に 野成する。

そして、第2図(a) に示すように、このレジスト酸18をアッシング齢去した後、エキシマレーザ屋射を用いてアニール処理を行ってソース・ドレイン領域19を選択的に活性化する。ここで、ソース・ドレイン領域19は蓄熱効果の高い薄膜のシリコン層17中に形成されるので、低エネルギーでも充分に活性化することが可能である。 更に、マスクの陰となる部分が存在しないた知りコン層17全体に均一に照射されて、同節的な熱影響率の連によるクラックの発生が防止され、ダメージが良好に回復される。従って、リーク電波が低減される。

最後に、第2図(h) に示すように、ソース・ドレイン領域19上で関口部21を有する層間絶域 製20が基体上に形成される。この層間絶域膜2 0には、例えばPSG磨等が使用可能である。次 いて、開口部21内を含む全面にアルミニウム等

2図(g) と共通の部分については、同一の番号を 付した。

先ず、第3図(a) に示すように、前途の工程に 従って、シリコン基版11上のシリコン酸化酸1 2上において下部ゲート電極 L 3 a をシリコン酸 化膜14で平坦に埋め込み、全面にゲート酸化膜 16を介して薄膜のシリコン層17を形成し、選 択的にイオン注入を行ってソース・ドレイン領域 19を形成した後、エキシマレーザー展射による 活性化アニールを行う。なお、上述の下部ゲート 電価13aとは、第2の実施例におけるゲート電 横しろに相当するものであり、ポリシリコン層等 で形成されても良いものである。但し、後述のよ うに、1组のソース・ドレイン領域19で上下2 握のMOSトランジスタを駆動させたい場合には、 同時に下層ソース・ドレイン電腦 (第4回の (4) 0) 参照。) を形成する必要から、やはりAL又 はAL合会で形成されることが必要である。

続いて、全面ゲート酸化原30及びAL又はA &合金からなる金属層を形成する。そして、この の事電材料層を形成する。そして、少なくとも上 記期口部21を渡ってソース・ドレイン電極22 を形成する。

#### 第3の実施例

本実施例は上述の第2の実施例と同様にしてソース・ドレイン領域を形成した後、更に上部ゲート電極が形成される、所謂ツインゲート構造を有する半導体装置の製造方法の一例である。なお、このツインゲート構造については、例えば「日本応用物理学会 エクステンデッド・アブストラクツ・オブ・ザ・ナインティーンス・コンファレンス・オン・ソリッド・ステート・デバインズ・アンド・マテリアルズ、トウキョウ (Extended Abstracts of the 19th Conference on Solid State Bevices and Materials 、Tokyo)」、1987年、59~62頁 にその記載をみることができる。

本実施例を第3図(a) 乃至第3図(c) を参製しながら蔵明する。なお、前述の第2図(a) 乃至第

金属層をバターニングして、ソース・ドレイン領域19に決まれたシリコン層17の上部に上部ゲート電極31が形成される。この上部ゲート電極31の表面にシリコン酸化膜32を形成した後、エッチバックを行って上部ゲート電極31上のシリコン酸化膜32とソース・ドレイン領域19の表面のゲート酸化膜30を除去し、上部ゲート電極31の側壁部のみにシリコン酸化膜32を残す。

そして、第3図(b) に示すように、上部ゲート電話31を含む全面にスパッタ等によりチタン層が成膜される。このチタン層の膜厚は例えば400人程度とされる。そして、無処理を施してチタン層を自己整合的にシリサイド化させる。このような無処理後、未反応チタン層を選択的にエッチング除去する。その結果、TiSi。層33がソース・ドレイン構造19上及び上部ゲート電話31上のみに残される。

そして、第3図(c) に示すように、ソース・ドレイン領域19上及び上部ゲート電極3.1上に開口部34.35を存する層間絶縁膜36が形成さ

れる。この層間絶縁観36には、例えばPSC層等が使用可能である。次いで、関口部34、35 内を含む全面にアルミニウム等の運転材料遅を形成する。そして、パターニングにより少なくとも関口部34、35を履ってソース・ドレイン電極37及びゲート取り出し電極38をそれぞれ形成する。これらのソース・ドレイン電極37、ゲート取り出し電極38がTiSl。233上に形成されることにより、良好なコンタクト特性が得られる。

上述の構造では、ソース・ドレイン領域19が 蓄熱効果の高い運搬のシリコン暦17中に形成されるので、低エネルギーでも充分に活性化することが可能である。また、レーザー光がマスクを使 用することなくシリコン暦17及びソース・ドレイン領域19全体に照射されるので、ダメージが 良奸に回復される。従って、リーク電流が低速される。更に、下部ゲート電極13aの上部にソース・ドレイン領域19が配設されるので、エキシマレーザー照射を行っても下部ゲート電価13a

#### 〔発明の効果〕

以上のように、本発明の第1の発明では、A t 又はA t 合金からなるゲート電極を有する薄膜半 悪体装置において、ゲート電極の低低抗化を図る ことにより、ゲート配線遅延が抑えられ、高速動 作が変現される。また、本発明では、ソース・ド レイン領域の活性化アニールがエキシマレーザー 照射によって行われるが、A t 又はA t 合金がエ キシマレーザーを反射するため、ゲート電極は冷 触せず、ダメージを選択的に回復することが可能 である。

また、本発明の第2の発明では、ゲート電極を ソース・ドレイン領域が形成される譲襲半導体層 の下層に設けることにより、エキシマレーザーを 譲襲半導体層全体に均一に照射できるので、理想 的にダメージが軽視され、リーク電波が伝統され る。さらに、上型消費半導体層の上部に別のゲー ト電極等を設けることによって、電子の集積度を 増大させることも可能である。 が劣化する遅れがない。

このような構造を有するツインゲート型MOS トランジスタにおいては、下部ゲート電振13a と上部ゲート電振31とが電気的に共通とされることにより、これら2つのゲート電振13a.3 しによる1個のトランジスタの電動が行われることになる。

政いは、第4回に示すように、ソース・ドレイン領域19の下部のシリコン酸化酸14に下層ソース・ドレイン電極40が埋め込まれた構造とすることも可能である。このような構造のMOSトランジスタが形成されることになるので、平本なりンジスタが形成されることに有効である。は、下数型の高値像化において非常に有効である。は、下数ゲート電極13aの形成工程において、All なの場合の下層13aの形成工程において、All なる金属層をパターニングするにはAll 合金から変更することも可能である。

#### 4. 図面の箇単な巣明

第1図(a) 乃至第1図(c) は本発明の第1の発明を適用した n M O S トランジスタの製造方法の一例をその工程順に従って製明するための経過新面図である。第2図(a) 乃至第2図(h) は本発明の第2の発明を適用したツインゲート型M O S トランジスタの製造方法の一例をその工程順に従って設明するための積略新面図であり、第3図(a) 乃至第3図(c) はさらに他の例の工程順の概略新面図である。第4図は本発明を適用して製造されるツインゲート型M O S トランジスタの他の構造例を示す概略断面図である。

#### 1・・・高度

2. 17・・・シリコン層


3. 16. 30 · · · ゲート酸化剤

4 a .13・・・ゲート電笛

13a・・・下部ゲート電極

31・・・上部ゲート電攝

## 特開平3-132041 (ア)



し1・・・シリコン基板

12. 14. 32・・・シリコン酸化酸


20.36...層商經緯數

22,37・・・ソース・ドレイン電板

40・・・下層ソース・ドレイン電極

33 · · · TiSi. 25

38・・・ゲート取り出し電極




特許出願人 ソニー株式会社 化度人 治理士 小油

化理人 弁理士 小池 晃

田村 第一

佐縣 腓




第 1 図 (C)


1 基根




第2図(a)



第2図(b)



第2图(c)



第2図(9)

22 21 20 22 7-スドレイン関係 21 閉口部 20 倉間を診構 19 7-スドレン発域 16 7-1 初に属 14 シリアン酸化機 12 シロン酸化機

第 2 図(h)

## 特開平3-132041 (8)

